教學設備

2.1FPGA教學實驗系統(tǒng)系統(tǒng)資源

FPGA教學實驗系統(tǒng)是基于Altera CycloneIV器件而開發(fā)的一款數(shù)字邏輯（FPGA）創(chuàng)新開發(fā)平臺，它可以為開發(fā)人員提供以下資源：
基于Altera CycloneIVEP4CE6E22C8N FPGA的核心板
8位用戶自定義按鍵開關
8位用戶自定義撥動開關
8位用戶自定義LED燈顯示
4X4矩陣鍵盤輸入
8位七段數(shù)碼管顯示
16X16矩陣點陣顯示
1602LCD字符液晶顯示
12864LCD點陣圖形顯示液晶屏
四向交通燈控制模塊
三層電梯模擬模塊
直流電機及轉速測速控制模塊
步進電機控制模塊
8位并行高速ADC轉換模塊
2路8位高速并行DAC轉換模塊
喇叭/蜂鳴器接口模塊
VGA控制接口模塊
2路串行接口模塊
PS2鼠標/鍵盤控制模塊
電源管理模塊

2.2FPGA教學實驗系統(tǒng)系統(tǒng)功能

FPGA教學實驗系統(tǒng)是在經(jīng)過長期用戶需求考察后，結合目前市面上以及實際應用需要，同時兼顧入門學生以及資深開發(fā)工程師的應用需求而研發(fā)的。就資源而言，它已經(jīng)涵蓋了基礎模塊、控制類模塊、通信類、單片機控制等方面的內(nèi)容。





圖2-1FPGA教學實驗系統(tǒng)功能框圖

本節(jié)將重點介紹開發(fā)系統(tǒng)所有的組成模塊和各模塊所在電路板的位置以及各模塊在系統(tǒng)中所起的作用。

圖2-2FPGA教學實驗系統(tǒng)模塊組成框圖

模塊位置	名稱	功能描述
2	Cyclone IVFPGA	主芯片EP4CE6E22C8N核心板
輸出顯示模塊
15	八位七段數(shù)碼管	采用四位一體的共陰高紅七段數(shù)碼管兩個組成八位七段數(shù)碼管顯示模塊，用于實驗中數(shù)了的顯示。
7	八位LED燈	紅色LED燈，用于二進制數(shù)據(jù)的顯示
17	16X16矩形點陣	16X16點陣。輸出簡單的圖形，通過連續(xù)控制可顯示直觀的動態(tài)效果。
1	12864圖形點陣LCD	提供128*64圖形化點陣式液晶顯示
16	1602字符型LCD	用于字符顯示使用
用戶輸入模塊
8	撥動開關	能保持高低電平，通過手動控制為系統(tǒng)提供穩(wěn)定的邏輯信號。
9	按鍵開關	不帶自鎖功能的按鍵，通過手動控制為系統(tǒng)提供脈沖信號。
13	4X4矩陣鍵盤	4×4鍵盤主要是通過編程實現(xiàn)0～F的輸入，也可以作為一個控制鍵。
接口資源
16	VGA接口	通過編程實現(xiàn)VGA顯示輸出
18	PS/2接口	接鼠標、鍵盤，用于二者的控制
	串行接口	提供2路連接PC機的串行口，用于PC機與實驗系統(tǒng)的數(shù)據(jù)傳輸
3	信號源接口	對晶振進行多級分頻，能同時提供四組不同頻率的方波信號供使用者選用。同時提供幅度、頻度可調(diào)的模擬信號源供其它模塊使用。
功能模塊單元
5	直流電機	提供一路速度可控、可測的直流電機模塊
	步進電機	提供一路四相位步進最小7.5度步進電機
	喇叭/蜂鳴器	通過對其輸入不同頻率的信號發(fā)聲
4	ADC轉換	提供一個8通道8位并行ADC轉換模塊
10	DAC轉換	8位D/A轉換芯片，實現(xiàn)D/A功能，通過程序高速連續(xù)控制可實現(xiàn)不同波形輸出
11	DAC轉換	8位D/A轉換芯片，實現(xiàn)D/A功能，通過程序高速連續(xù)控制可實現(xiàn)不同波形輸出
6	交通燈	12個紅黃綠燈交通燈方式排列，可做交通燈或舞臺燈光實驗
12	三層電梯模擬	模擬三層電梯的開關門、請求信號等

表2-1系統(tǒng)組成部分及其功能描述

2.3 FPGA核心板模塊說明

本節(jié)將重點介紹核心板所有的組成模塊和各模塊所在電路板的位置以及各模塊在系統(tǒng)中所起的作用。

HH-FPGA-EP4CE6核心板（正面圖）

圖2-3核心板模塊位置圖

核心板位號	名稱	功能描述
U2	CycloneIV	主芯片EP4CE6E22C8N
調(diào)試接口
JP8	JTAG調(diào)試接口	JTAG供用戶下載FPGA代碼，下載配置芯片代碼，實時調(diào)試Nios II CPU，以及運行Quartus II提供的嵌入式邏輯分析儀SignalTap II等；
J2	USB調(diào)試接口	板載USB-BLASTER調(diào)試器功能；
存儲單元
U8	SDRAM	8Mbytes SDRAM
U1	EPCS4	4 Mbits主動串行配置器件
輸入/輸出設備
U4	晶振	高精度50MHz時鐘源，用戶可以用FPGA內(nèi)部PLL或分頻器來得到其它頻率的時鐘
S1	復位按鍵	該按鍵在調(diào)試Nios II CPU時，可以作為復位信號，當然也可以由用戶自定義為其它功能輸入
擴展接口
JP1-JP7	10芯FPGA I/O輸入輸出插座	提供七個2.54mm標準間距的十芯接口供用戶單獨使用
電源
J1	直流電源輸入	直流電源適配器插座，適配器要求為+5V/1A
U3-U7	電源管理	負責提供板上所需的5V、3.3V、2.5V、1.2V電壓

表2-2系統(tǒng)組成部分及其功能描述


下面對板上的各個模塊及其硬件連接作詳細說明。

2.3.1Cyclone IV EP4CE6E22C8N

HH-FPGA-EP4CE6核心板上采用的FPGA是Altera Cyclone IV EP4CE6E22C8N，這款FPGA的資源特性如下。
6，272 LEs（邏輯單元）
270K total RAM bits
15 Embedded multipliers（18×18硬件乘法器）
2PLLs（鎖相環(huán)）
91User I/O pins（用戶可用I/O）
Fineline PGFP144-pin package（封裝）

2.3.2JTAG調(diào)試接口

HH-FPGA-EP4CE6核心板上預留有JTAG接口供用戶下載代碼。JTAG接口既可以當做核心板FPGA的調(diào)試/編程接口，也可以用于對其配置器件進行編程。
核心板上提供JTAG調(diào)試接口為如下圖2-4所示的10針插座，其每個插針的信號定義見表2-3。


表2-3JTAG插座信號定義
注： ‘/’表示該插針沒有任何信號。

2.3.3USB調(diào)試下載接口

HH-FPGA-EP4CE6核心板板載USB下載調(diào)試器，用戶只需要一根USB-B連接線即可實現(xiàn)程序的調(diào)試和加載。

2.3.4存儲單元模塊

FPGA配置芯片EPCS4
板上使用的配置芯片為Altera公司生產(chǎn)的串行主動配置芯片EPCS4S08。Altera公司的串行配置器件是業(yè)界最低價格的配置器件。性能包括在系統(tǒng)編程（ISP）能力和多次編程能力，這種新型串行配置器件作為Cyclone™FPGA器件在大容量低價格應用領域的完美補充，使得FPGA和配置器件相結合，提供一種盡可能最低價格的完整的可編程片上系統(tǒng)（SOPC）解決方案。EPCS4SI8N器件的型號標識與參數(shù)如表2-4所示：



表3-3EPCS4器件參數(shù)
本核心板對其配置芯片EPCS4進行編程可以通過以下方法：
用編程電纜通過核心板上的JTAG調(diào)試接口，將QuartusII編譯生成的對應配置器件的.Jic文件進行配置編程。

SDRAM存儲模塊
核心板的SDRAM為一片3.3V同步動態(tài)RAM容量為4M×16bits的存儲空間。高速度SDRAM和高帶寬數(shù)據(jù)總線，保證了Nios II CPU可以工作在非常高效的狀態(tài)。

2.3.5輸入/輸出設備

晶振
核心板上提供了高精度、高穩(wěn)定性50MHz時鐘，該時鐘直接與FPGA的PIN-23（GCLK0）引腳相連。
如果設計人員需要其它頻率時鐘源，可以在FPGA內(nèi)部進行分頻或利用FPGA內(nèi)部PLL倍頻等途徑來得到。

復位按鍵
開發(fā)板上有一個復位按鍵，位于核心板的左下角。復位按鍵上面的LED為復位指示，當復位按鍵按下時（低電平），LED亮。
復位按鍵連接到FPGA的PIN_24引腳上，可以供開發(fā)人員作為Nios II CPU的復位信號。當然也可以作為普通的按鍵來使用。

2.3.6電源管理接口

核心板單獨使用時，僅需從Power電源適配器接口輸入＋5V直流電壓即可（核心板的左上角處）。用戶需要特別注意的是，插入電源適配器接口的插頭必須為內(nèi)正外負供電極性，如圖2-3示。為了保證系統(tǒng)能夠穩(wěn)定工作，電源適配器功率最好在5V/1A以上。